이번 포스팅에서는 연산증폭기(OP-Amp)에 대해서 다루겠습니다.
이 포스팅에서 다루게 될 OP-Amp의 내용과 OP-Amp회로 종류에 대해서 먼저 말씀드리겠습니다.
1. 연산증폭기(OP-Amp)의 특징
2. OP-Amp 반전증폭기
3. OP-Amp 비반전증폭기
4. OP-Amp 차동증폭기
5. OP-Amp 계측증폭기
6. OP-Amp 적분기
7. OP-Amp 미분기
[ 연산증폭기 ( OP-Amp ) ]
연상증폭기는 회로설계시 응용이 쉽고, 이상적인 특성을 이용하여 널리 쓰입니다.
신호를 빼고, 더하고, 미적분 등 연산을 가능하게하는 증폭기이며, 거의 모든 전자회로에서 필수적으로 사용합니다.
이번 포스팅을 통해서 연산증폭기의 특성에대해 알아보도록하겠습니다.
※ 이상적인 OP-Amp의 성질
① 입력 임피던스는 무한대입니다. ( 이 성질에 의해 입력전류 i1과 i2는 0 입니다.)
② 출력 임피던스는 0입니다. ( 출력전류값에 관계없이 출력전압이 동일한 크기로 증폭되어 나옵니다.)
③ 두 입력신호가 같을 때, 출력은 0이 됩니다.
④ 무한대의 대역폭을 가집니다. ( 주파수에 관계없이 출력이 일정합니다.)
⑤ (개방루프)전압이득이 무한대값을 가집니다.
이러한 연산증폭기의 특징을 이용하여 다양한 Op amp 회로를 설계해보겠습니다.
[ OP-Amp 반전 증폭기 ]
첫번째 Op amp 회로로 소개할 회로는 반전증폭기 회로입니다.
이상적인 연산 증폭기는 무한대의 이득을 가집니다.
그러한 이유로 단독으로 사용할 때, 연산증폭기가 포화되어 버리기때문에 사용하기가 힘듭니다.
하지만 회로에 몇 가지 소자를 추가하여 사용한다면 유용한 증폭기로 사용할 수 있습니다.
저항 R2를 이용하여 출력과 입력을 연결하여 폐회로를 구성합니다.
폐회로를 구성하게되면 부귀환으로 인해서 회로의 전압이득을 조절 할 수 있습니다.
이제 회로 해석을 통해서 전압이득을 구해보겠습니다.
위 폐회로에서 연산증폭기가 이상적이고 회로가 정상적인 동작을 한다면, 출력 전압은 다음과같이 쓸 수 있습니다.
그리고 v1노드와 vo사이의 전압전류 관계식을 작성하면 이렇게도 표현이 가능합니다.
위 식을 간단히 정리하면 아래처럼 정리할 수 있습니다.
그리고 전압이득을 구하기 위해 입력전압과 출력전압의 관계를 살펴보면,
이상적인 연산증폭기의 경우 이득 A가 무한대이기 때문에 전압이득은 아래와 같이 수렴합니다.
[ OP-Amp 비반전 증폭기 ]
두번째 Op amp 회로로 소개할 회로는 비반전증폭기 회로입니다.
비반전 증폭기는 반전증폭기와 달리 입력의 위상과 출력의 위상이 같은 형태로,
저항을 이용하여 이득의 크기를 조절한 증폭기입니다.
비반전 증폭기의 경우 기본식은 아래와 같습니다.
그리고 전압 v1에서부터 vo까지 노드 관계식을 정리하면
전압이득을 구해줍니다.
증폭도 A가 무한대로 가면 전압이득은 아래와 같이 수렴합니다.
[ 동상모드 및 차동모드 신호 ]
증폭기에서 v1과 v2가 같을 때, 동상모드 신호로 동작합니다.
그리고 그 값을 vicm으로 표현할 수 있고 값은 아래와 같습니다.
마찬가지로 차동신호는 두 신호의 차이로 vd로 표현합니다.
$$ v_{icm} = \frac{v_1+v_2}{2}$$
$$ v_d = v_2-v_1 $$
이제 이 값을 이용하여 아래처럼 표현할 수 있습니다.
[ OP-Amp 차동 증폭기 ]
세번째 Op amp 회로로 소개할 회로는 차동증폭기 회로입니다.
차동증폭기는 Op amp 회로로 정말 많이 등장하는 회로입니다.
두 신호의 차이를 증폭시키기고, 잡음을 제거할 수 있는 강력한 장점이 있기 때문입니다.
우선 회로가 선형소자만으로 구성되어있기 때문에 중첩의 원리를 사용할 수 있습니다.
즉, vI1과 vI2를 하나씩 인가하여 결과를 더해주면 전체 회로의 출력전압을 구할 수 있습니다.
그 값을 구하면 아래와 같이 출력전압의 관계식을 작성할 수 있습니다.
이때, 동상모드 신호를 제거하기 위한 조건은 아래와 같습니다. (출력전압을 0으로 만들기 위해)
그리고 이 식을 정리하면 아래와 같은 관계식을 얻어낼 수 있습니다.
따라서 식을 최종적으로 정리하여 아래와 같이 전압이득을 구해줍니다.
이제 차동증폭기의 입력저항을 구해보겠습니다.
입력저항을 직관적으로 구하면, 연산증폭기의 입력단으로 전류가 흘러들어갈 수 없어 폐회로가 구성되는 것과 같습니다.
따라서 전체 입력저항은 2R1이 됩니다.
증폭기에서 입력저항이 클수록 신호감쇠가 덜 일어나기 때문에 입력저항이 크면 클수록 좋습니다.
하지만 여기서 R1의 값을 무작정 키우게된다면 전체 차동이득이 감소합니다.
(위 식 참조) 이러한 문제를 해결하기위해 아래 계측증폭기 회로를 사용합니다.
[ OP-Amp 계측 증폭기 ]
계측증폭기는 두 개의 단으로 회로를 구성합니다.
증폭기 A3가 위에서 말씀드린 차동증폭기입니다.
이 회로에서는 입력단으로 전류가 흐를 수 없는 구조이기 때문에, 입력저항은 이상적인값 무한대입니다.
그리고 최종출력은 차동증폭기 구조에서 R3를 감소시켜 이득을 높일 수 있습니다.
이 증폭기의 전압이득은 아래와 같습니다.
하지만 위 회로의 단점은 아직 존재합니다.
첫째로 입력신호가 첫번째단 증폭기에 의해 1차적으로 증폭되어 두번째 단으로 들어갑니다.
두번째단에서는 차동증폭기를 이용하여 신호를 증폭하기때문에, 동상신호를 제거해야만합니다.
그런데 만약 첫번째단에서 동상신호가 증폭되어 버린다면... 이를 제거하기가 힘들어지고, CMRR이 저하됩니다.
그리고 다음문제는 첫번째단의 회로가 완전히 정합되어있지않다면, 동상신호가 제거되지않고 첫번째단에서 증폭됩니다.
공정상의 문제에서 두 회로를 완벽하게 같게만드는것은 불가능에 가깝기때문에 이는 좋은구조라고 할 수 없습니다.
이러한 단점들을 보완하기위해 아래와 같은 구조로 변경합니다.
저항 R1사이에 있는 접지를 없애고 2R1으로 변경했습니다.
이때는 공통신호 모드일때 2R1저항 양단사이의 전압이 같아서 전류가 흐르지않습니다.
즉, 공통신호를 증폭시키지 않고 두번째단으로 신호를 흘려보낼 수 있다는 점이 가장 중요합니다.
이제 전압이득을 구해보겠습니다. (위 구조와 전압이득은 동일합니다.)
[ OP-Amp 반전 적분기 ]
반전 증폭기와 비반전 증폭기를 이용하여 가산기와 감산기를 설계할 수 있었습니다.
이제 회로에 다른 소자를 추가하여 적분연산을 시도해보겠습니다.
반전단자가 가상 접지 되어있으므로 아래처럼 식을 쓸 수 있고, 회로를 해석할 수 있습니다.
출력이 -값을 가져 반전된 형태로 나오게되므로, 반전 적분기라고 부릅니다.
시간영역에서 표현하게 되면 입력신호를 적분한 값이 출력전압으로 나오게 됩니다.
위 반전적분기는 직류 전압이득을 구하려고한다면, 커패시터가 개방(open)되어 이득의 값이 무한대가 되어버립니다.
이를 막기위해서 직류이득을 구할때에도 폐회로로 동작할 수 있도록 전류가 흐를 수 있는 길을 만들어 줄 수 있습니다.
이제 저항 RF를 추가하여 직류에서도 개방루프로 동작하지 않으면서 이득의 값이 -RF/R이 됩니다.
그리고 반전적분기로서의 동작 역시 정상적으로 동작합니다.
[ OP-Amp 반전 미분기 ]
반전 미분기의 경우 전류가 흐르는 길이 간단하기 때문에 관계식을 금방세워줄 수 있습니다.
회로의 출력전압은 아래와 같습니다.